기타 칼럼

리뷰(게임, 하드웨어, 칼럼, 영상리뷰) 게시판은
닥터몰라 운영진이 작성한 게시글을 보는 게시판으로 회원들의 작성은 금지되어 있습니다.
(단, 좋은 글이 있으면 글 작성자의 허락과 운영자의 회의를 통하여 리뷰게시판으로 이동 됩니다.)

[CPU] 파이프라이닝의 이해

IYD | 조회 332 | 추천 0 | 2011.03.02. 14:13 http://drmola.com/etc_column/30422

Author : Daeguen Lee

(Any action violating either copyright laws or CCL policy of the original source is strictly prohibited)

 


 


(그림 출처: 위키피디아)

명령어가 수행되는 과정을 아래와 같다고 칩시다.

인출 - 디코드 - 실행 - 쓰기(완료)

이 네가지 과정은 각각 해당 과정의 기능에 맞는 하드웨어에 의해 수행되고
이러한 하드웨어의 묶음으로서 명령어는 온전히 처리되게 됩니다.
이렇게 명령어를 처리할 수 있는 하드웨어의 묶음을 '파이프라인'이라고 합시다.

※ 사실 파이프라인이라는 개념은 '파이프라인 스테이지'가 전제된 '파이프라이닝'이란 기법에서 파생되었지만
현재는 '파이프라인' 자체는 '명령어가 들르는 경로'와 동의어로 쓰이기 때문에 선/후를 따질 필요가 없습니다.


파이프라이닝되지 않은 프로세서는, 다시 말해 파이프라인 스테이지가 분절되지 않은 프로세서는
한 명령어가 인출 - 디코드 - 실행 - 쓰기가 끝나기 전에는 다른 명령어가 파이프라인에 투입될 수 없습니다.
다시 말해 위의 네 단계에 해당하는 하드웨어가 모두 명령어 하나에 매달려, 그 명령어가 끝나기만을 기다린다는 것이죠.

하지만 어떤 명령어가 실행 단계로 넘어왔다면 사실 인출/디코드 하드웨어가 그 명령어와 씨름할 일은 전혀 없습니다.
이렇게 '더 이상 그 명령어와 볼 일이 없음에도 불구하고' 그 명령어가 완료되기만을 기다리는 비효율을 극복하기 위해
파이프라인을 각 단계별로 나눠, 각 단계별로 명령어를 투입하는 '파이프라이닝'이라는 기법이 도입되었습니다.


명령어의 수행 과정을 직관적으로 따라가기 위해,
인출 / 디코드 / 실행 / 쓰기 단계가 각각 파이프라인 스테이지로 구분되었다고 가정합시다.


파이프라이닝되지 않은 (non-pipelined) 프로세서가 명령어를 처리할 때에는
각 명령어가 인출-디코드-실행-쓰기 과정을 완료할 때까지 다음 명령어가 기다려야 하므로
매 4사이클마다 한개의 명령어를 처리할 수 있습니다. 즉 이 경우의 스루풋은 0.25명령어/클럭이 됩니다.
(※ 파이프라이닝되지 않은 프로세서의 각 작업단계를 뭉뚱그려 "거대한 하나의 파이프라인 스테이지"로 볼 수도 있고
이렇게 보면 매 클럭당 한개의 명령어가 처리되는 셈인데, 이 관점에서는 클럭 주기가 4배 길어지는 셈이 됩니다)


반면 위의 네 단계가 각각의 파이프라인 스테이지로 분절된 '파이프라이닝된' 프로세서의 경우,
어떤 명령어가 '인출' 스테이지를 마치고 '디코드' 스테이지로 넘어가면
인출 스테이지는 놀고 있는 것이 아니라 바로 그 다음 명령어를 '인출'하는 작업에 착수할 수 있습니다.
마찬가지로 최초의 명령어가 디코드 스테이지에서 벗어나 실행 스테이지로 넘어가면
디코드 스테이지는 그 다음 명령어를 인출 스테이지로부터 받아서 디코드 작업을 쉬는 시간 없이 할 수 있게 되고
인출 스테이지는 역시 낭비되는 시간 없이 세 번째 명령어를 인출하는 작업에 착수할 수 있게 되는 것이죠.

결국 아래와 같은 산출량을 보이게 됩니다.

<클럭 -> 명령어 :: 프로세서 내부 :: 완료>

1클럭 -> ① :: ○○○○ ::
2클럭 -> ② :: ①○○○ ::
3클럭 -> ③ :: ②①○○ ::
4클럭 -> ④ :: ③②①○ ::
5클럭 -> ⑤ :: ④③②① ::
6클럭 -> ⑥ :: ⑤④③② :: ①
7클럭 -> ⑦ :: ⑥⑤④③ :: ②①
8클럭 -> ⑧ :: ⑦⑥⑤④ :: ③②①
9클럭 -> ⑨ :: ⑧⑦⑥⑤ :: ④③②①
10클럭 -> ⑩ :: ⑨⑧⑦⑥ :: ⑤④③②①

이런 식으로, 최초의 명령어가 모든 파이프라인 스테이지를 완주하기까지 걸리는 딜레이를 제외하면
그 뒤론 매 사이클마다 명령어를 1개씩 산출해낼 수 있게 됩니다.
파이프라인이 구현되지 않은 경우(아래)와 비하면 4배 가까이 생산성이 올라가는 셈입니다.

1클럭 -> ① :: ○○○○ ::
2클럭 -> ② :: ①○○○ ::
3클럭 -> ② :: ○①○○ ::
4클럭 -> ② :: ○○①○ ::
5클럭 -> ② :: ○○○① ::
6클럭 -> ③ :: ②○○○ :: ①
7클럭 -> ③ :: ○②○○ :: ①
8클럭 -> ③ :: ○○②○ :: ①
9클럭 -> ③ :: ○○○② :: ①
10클럭 -> ④ :: ③○○○ :: ②①


그렇다면 파이프라인을 무작정 '깊게'만드는 것이 좋은 일일까요?
앞에서 정의한 '파이프라인 스테이지'란 '명령어의 수행 과정을 단계별로 분절한 것' 입니다.
명령어가 모든 스테이지를 완주한 때에만 비로소 '완료'되는 것이며
바꾸어 말해, 여러 스테이지 중 하나라도 마치지 못할 결격사유가 있는 때에는
나머지 모든 스테이지에서의 시간 체류와 관계없이 그 명령어는 완료되지 못하게 됩니다.
사실 파이프라이닝의 함정은 여기에 있습니다.


명령어가 특정 파이프라인 스테이지를 마치지 못해 공백이 되는 경우를 파이프라인 버블이라고 합니다.
버블이 있는 경우 그 버블이 채워질 때까지 파이프라인으로의 투입은 순연됩니다.

1클럭 -> ① :: ○○○○ ::
2클럭 -> ② :: ①○○○ ::
3클럭 -> ② :: ○①○○ :: <- 여기서 명령어 2 버블 발생 (인출 단계)
4클럭 -> ③ :: ②○①○ ::
5클럭 -> ④ :: ③②○① ::
6클럭 -> ⑤ :: ④③②○ :: ①
7클럭 -> ⑥ :: ⑤④③② :: ①
8클럭 -> ⑦ :: ⑥⑤④③ :: ②①
9클럭 -> ⑧ :: ⑦⑥⑤④ :: ③②①
10클럭 -> ⑨ :: ⑧⑦⑥⑤ :: ④③②①

인출 단계에서 버블이 생긴 예를 들어 보았는데, 사실 이런 경우는 매우 흔한 편입니다.
(L1 캐시 미스로 L2 캐시, L3 캐시, 심지어 메모리까지 접근해야 할 경우 수십ns의 공백이 발생하는데
이 시간을 프로세서의 클럭으로 환산하면 수십~수백 클럭에 해당하는 버블이 들어가는 셈입니다)


즉 각 파이프라인 스테이지는 명령어의 '완료'에 상호 의존적이기 때문에
파이프라인 스테이지가 늘어날수록 (= 파이프라인이 깊어질수록) 완료율이 떨어지는 비율이 커지게 됩니다.

한편 파이프라인 스테이지가 늘어난다 (= 파이프라인이 깊어진다) 는 것은 어떤 의미일까요?

맨 처음 이야기했던 명령어의 수행 단계를 되새겨 봅시다.

인출 -> 디코드 -> 실행 -> 쓰기

사실 이 네 단계는 본질적으로 어떤 프로세서에서든지, 어떤 연산에서든지 마찬가지로 준수되는 과정입니다.
파이프라인을 깊게 한다는 것은 이들 단계를 세분화해 명령어가 거쳐 가는 단계를 늘리는 것이 그 본질인데
얼핏 불필요해 보일 정도로 명령어의 여정을 길게 늘리는 이유가 무엇인지 궁금한 분이 계실 겁니다.
그 이유는, 파이프라인 스테이지가 잘게 쪼개질수록 클럭을 높이기 쉽기 때문입니다.

인출 -> 디코드 -> 실행 -> 쓰기의 각 단계가 10ns씩을 점유한다고 생각해 봅시다.

파이프라이닝되지 않은 프로세서는 명령어 하나를 처리하기 위해 무려 40ns를 허비해야 하지만
가장 직관적으로 인출 / 디코드 / 실행 / 쓰기의 4 스테이지 파이프라인을 구현한 프로세서는
명령어 하나를 매 10ns마다 처리해 산출할 수 있습니다.

그렇다면 각 단계를 다시 상/하 공정으로 쪼개면 어떨까요?

인출(상) -> 인출(하) -> 디코드(상) -> 디코드(하) -> ... 이런 식으로 말이죠.

그렇다면 각 파이프라인 스테이지에 소요되는 시간은 5ns로 줄어들고, 이 말은 곧
매 5ns마다 명령어를 하나씩 산출해 낼 수 있다는 뜻이 됩니다.

파이프라인 스테이지가 잘게 쪼개질수록 하나의 스테이지로 묶이는 작업은 작고 단순해지고
바로 이 때문에 깊은 파이프라인 프로세서의 클럭을 올리기 쉬운 것입니다.

.
.
.
.
.

여기까지 파이프라이닝의 개념에 대해 간단히 적어 보았습니다^^;;


요약하자면,

1. 파이프라인 갯수와 파이프라인 스테이지 갯수는 다른 개념이다.
그 전에, 보다 본질적으로, 파이프라인과 파이프라인 스테이지는 다른 개념이다.

2. 파이프라이닝된 프로세서의 산출량은 그렇지 않은 프로세서보다 대체로 높아진다.
다만 버블에 의해 명령어의 완료율 (completion rate) 은 나빠질 수 있는데... 이건 3번에서.

3. 파이프라이닝의 약점은 파이프라인 버블에 있다.
본질적으로 접근하자면, 모든 스테이지를 마칠 때까지는 명령어의 완료 여부가 확실하지 않기 때문이다.
(이전까지 아무리 많은 스테이지를 성공적으로 수행했더라도 단 한 스테이지에서 미스가 나면 버블 발생)

4. 파이프라이닝의 또다른 (혹은, 주된) 장점은 클럭을 높이기 쉽다는 것이다.

 

//

 

아래 위젯은 일종의 크라우드펀딩 플랫폼인 티스토리 '밀어주기' 서비스 위젯입니다. 100원부터 3000원까지의 범위 내에서 소액기부가 가능하며, 이런 형태의 펀딩이 성공적일 경우 '이해관계자로부터 독립된 벤치마크' 의 지속 가능한 원동력이 되리라 생각합니다. 물론 후원 없이 제 글을 읽어 주시는 것만으로도 저는 독자 여러분께 감사합니다 :)

 

 

 

IYD's Signature

적용중인 트로피가 없습니다.

DR.MOLA

레벨 Lv. 2 (31%)
포인트 501 p
출석 11 일 (개근 0 일)

IYD'님의

  1. pipe_wiki.jpg (File Size:33.7KB/Download:0)
facebook twitter google plus pinterest kakao story band
Profile image 빗자루 2011.03.03 13:25
좋은 글 들인데 보는 사람이 별로 없네요..
수정 삭제
Profile image IYD 2011.03.03 16:00
히히^^ 자주 놀러와 주세요~
Profile image K.S.J 2011.03.03 18:25
크윽... 저번 현대 CPU구조 1,2편 보면서 파이프라인이 이해가 잘 안되서 엄청 생각했었는데... 이렇게 간단히 올려주시다니ㅠㅠ 어찌됬든... 감사합니다ㅎㅎ
수정 삭제
Profile image IYD 2011.03.03 18:39
아하 그랬군요^^; 원래 작성할 계획에 없던 글인데 올리길 잘 한것 같네요ㅎㅎ
Profile image 게으름뱅이 2011.03.09 17:59
CPU/RAM 에 작성된 글들을 이해하고 싶습니다.
전문지식 없이 세월이 흘러 경험으로 이해한 지식들이 가득차고 좀 더 공부하고 싶은 마음 때문에 관련된 서적을 통해서 대근님 글을 좀 더 이해하고 싶습니다.
관련된 책좀 추천 부탁드립니다. (기초를 닦고 싶습니다)
수정 삭제
Profile image IYD 2011.03.09 18:03
글이라고 해봐야 전자공학 전공서적들 수준에서 커버되는 정도 뿐입니다..^^;

Computer Organization and Design
Computer Systems Design and Architecture

그 밖에 국문으로도 '컴퓨터 구조' '컴퓨터 설계' 이런 제목의 책들이면 거의 관련 내용을 다룹니다.

램타이밍에 대해선... CL, tRCD 등이 신호 프로토콜에서 어떤 역할인지 알아야 하는데 (물론 저도 모름)
지금까지 제가 봤던 책 중엔 관련 내용을 다룬 게 없었고, 아마 논문들을 검색하면 나올것 같습니다 -_-;;
그럴 땐 구글링 + 위키피디아가 도움이 됩니다ㅋㅋ
Profile image 게으름뱅이 2011.03.09 18:15
따뜻한 답글 감사드립니다. ^_____________,^
수정 삭제
Profile image IYD 2011.03.09 18:38
저기.. 근데 게으름뱅이란 닉네임이 왠지 낯이 익어서...
혹시 다른 커뮤니티에서도 이 닉네임을 사용하시나요?ㅋㅋ
Profile image 활자중독 2011.04.28 02:36
대단한 지식에 감탄하고 갑니다. 자주 놀러 올께요
수정 삭제
Profile image IYD 2011.04.28 02:52
흑흑 놀러오는 사람이 적어서 외로웠어요 ㅠㅠ
자주 들러주세요~ ^^
Profile image singup 2011.05.12 01:05
좋은정보 감사합니다^^ 즐 추가하였으니 틈나는대로 ^^
수정 삭제
Profile image IYD 2011.05.12 01:20
오 반갑습니다!! 이 얼마만의 새 댓글인가 ㅠㅠ
Profile image ciocia 2011.05.14 01:47
파코즈에서도 이런것으로 전쟁이 났죠
물론 대근님도 덧글도 보였고
적당히 아는사람들이 아는척하는거 보기 참 안좋았는데
대근님의 깊이있는 설명 감사드립니다.
수정 삭제
Profile image IYD 2011.05.14 01:58
^^;; 쑥스럽게요... 덕담 감사합니다.
Profile image kym 2011.08.22 12:42
파이프라인 스테이지를 왜 세분화하는지 예전부터 의문을 많이 가졌는데 여기서 많이 해결하고 가네요.
한가지 더 질문하고 싶은게 있는데, 이 글처럼 파이프라인 스테이지를 늘리는 것과 아니면 아예 파이프라인 갯수를 늘리는것 이 둘중 어느게 더 효율적이라고 볼 수 있을까요?
펜티엄4처럼 파이프라인이 깊은 구조를 토대로 p4당시의 90nm공정보다 3세대 진보된 제조공정을 통해 캐시량을 늘려 적중률을 올린다면 현재 시판되는 시피유들과 얼마만큼 경쟁이 가능할까요?
대근님의 의견을 듣고싶습니다
수정 삭제
Profile image IYD 2011.08.22 17:21
어디서나 통용될 수 있는 대답 -둘 중 하나만 고르는것 보단 밸런스를 지키는 게 중요하다- 을 하고 싶지만...
역사적인 경험으로 비춰 볼 때 아마 파이프라인 스테이지를 늘리는 쪽이 아니었을까요?
(파이프라인 스테이지를 나눈 것이 파이프라인을 늘리는(슈퍼스칼라) 것보다 훨씬 먼저 등장했습니다)

펜티엄 4의 낮은 IPC는 비단 깊은 파이프라인(으로 인한 잦은 파이프라인 버블) 때문만이라기보다는, 깊은 파이프라인을 구현하는 데 너무 많은 자원(실리콘 면적)이 투입되어 다른 쓸모있는 하드웨어를 집어넣지 못한 것도 큰 이유입니다. 즉 단순히 펜티엄 4의 아키텍처에 적중률만 높인다고 해서 요즘의 CPU들과 경쟁 가능한 성능이 되기는 어려울 겁니다.
Profile image kym 2011.08.27 21:52
실리콘면적도 생각해봐야 되는군요
여담이지만, 예전에 프레스캇3.0을 썼었습니다.
이후 하드웨어적인 문제로 베니스3200+로 넘어갔는데, 제가 느끼기에는 베니스가 절대성능으로는 프레스캇보다는 조금 못한 느낌이었지만,순간적인 빠릿한느깜은 베니스가 더 좋았던걸로 기억하고 있습니다.
여하튼 대근님의 답변 잘보았습니다.
수정 삭제
Profile image IYD 2011.08.28 01:20
넵 감사합니다..^^ㅋ
Profile image ^^ 2011.08.25 10:38
좋은글 잘봤습니다
수정 삭제
Profile image IYD 2011.08.25 11:29
감사합니다~^^
Profile image RuBisCO 2011.10.22 18:39
추가로 클럭을 올리게 되면 그 클럭을 달성하기 위해서 좀 더 높은 전압을 요구하고 소비전력은 전압의 제곱에 비례해서 클럭에 비례하고 전압의 제곱에 비례하니 무작정 파이프라인 스테이지를 늘려가면서 클럭을 늘려보아야 결과적으로는 전력 소비가 으아아아아아아가 된다는 문제점이 있기도 한걸로 압니다.
수정 삭제
Profile image IYD 2011.10.22 20:53
한가지 빼놓으신 변수가 있는데, 파이프라인 스테이지가 깊어지면 그 전보다 더 느슨한 조건 (ex: 낮은 전압) 에서도 더 높은 클럭을 달성 가능하게 됩니다. 즉 클럭 ∝ 소비전력이란 공식은 아키텍처를 막론하고 통용되는 공리라고는 할 수 없고...

프레스캇의 고소비전력의 원인은 깊어진 파이프라인 + 늘어난 L2캐시 용량을 구현하기 위해 전세대보다 크게 늘어난 트랜지스터의 탓도 컸고 (칩의 전력밀도가 높아짐)
아마 불도저도 비슷한 원인일 겁니다. 칩 설계를 자동화에 의존한 결과 (그 전까진 수작업으로 걸러 낼 수 있었을) 수억개의 트랜지스터를 "그냥" 갖게 되었단 얘기가 있는데, 이 잉여 트랜지스터에서 발생하는 누설전류도 꽤 클 것이라 생각됩니다.

이 글 참조: http://www.xbitlabs.com/news/cpu/display/20111013232215_Ex_AMD_Engineer_Explains_Bulldozer_Fiasco.html
  • 가격인하로 재조명된 레이븐 릿지 : 기업용 PC, 지금은 맞고 그때는 틀리다 [CPU] 가격인하로 재조명된 레이븐 릿지 : 기업용 PC, 지금은 맞고 그때는 틀리다 [3] file

    Zen 아키텍처가 등장한지 11개월만인 지난 2월, AMD는 드디어 APU 시장에 라이젠 브랜드를 투입하기 시작합니다. Zen과 Vega가 결합된 레이븐 릿지가 바로 그것이었습니다. 뛰어난 CPU / GPU 성능 밸런스와 가성비로 주목받으며 닥터몰라의 리뷰(링크)에서도 '드디어 AMD가 진검승부를 시작했다' 고 총평했었는데요. 그랬던 ...

  • 틱틱, 톡, 틱틱틱, 톡 : 느려지는 인텔 시계, 구원투수로 투입되는 커피레이크 [CPU] 틱틱, 톡, 틱틱틱, 톡 : 느려지는 인텔 시계, 구원투수로 투입되는 커피레이크 [7] file

    빅 뉴스. 인텔의 2016-2018년 모바일 CPU 로드맵이 유출되었다. 그동안 베일에 싸여 있던 10nm 캐논레이크Cannonlake의 존재가 공식화된 한편 캐논레이크의 수율이 안정화될 때까지 임시로 투입할, 케이비레이크Kaby Lake의 2차 최적화 버전격인 커피레이크Coffee Lake의 존재가 새롭게 드러났다. 커피레이크는 케이비레이크...

    • Dr.Lee |
    • 16.09.26 |
    • 조회 수 2349 |
  • i7 6950X의 가격 정책에 관한 소고 [CPU] i7 6950X의 가격 정책에 관한 소고 [4] file

    Author : Daeguen Lee (Any action violating either copyright laws or CCL policy of the original source is strictly prohibited) 지난주 공개된 인텔의 새 익스트림 에디션, 코어 i7 6950X는 여러 면에서 그동안의 궤를 벗어나 있는 제품이다. 코어 갯수가 늘었다거나 그에 따라 '전례없는' 성능을 가졌단 얘긴 결코 아...

    • IYD |
    • 16.06.07 |
    • 조회 수 339 |
  • 인사이드 메모리 : 램타이밍, 클럭, DDR 규격별 분석 [CPU] 인사이드 메모리 : 램타이밍, 클럭, DDR 규격별 분석 [15] file

    Author : Daeguen Lee (Any action violating either copyright laws or CCL policy of the original source is strictly prohibited) (image source : Micron Crucial) 오늘날 컴퓨터 하드웨어의 발전속도가 정체되었음을 시사하는 지표는 한두 가지가 아닙니다. 익숙한 인텔 CPU는 벌써 몇 세대째 한자릿수의 성능향상률을...

    • IYD |
    • 15.10.06 |
    • 조회 수 2349 |
  • 제온의 모든 것 : (1) 이론편 [CPU] 제온의 모든 것 : (1) 이론편 [16] file

    Author : Daeguen Lee (Any action violating either copyright laws or CCL policy of the original source is strictly prohibited) 1. A Brief History of Xeon 안녕하세요 독자 여러분. 오늘은 벌써 반년 전 약속한 + 예고편을 올린지도 벌써 한달이 되어가는 제온 리뷰를 보여드릴 차례입니다. 오랜 기다림 끝에 내놓은...

    • IYD |
    • 15.06.01 |
    • 조회 수 172 |
  • AMD Zen 미리보기 : 현대 CPU의 구조 2015 [CPU] AMD Zen 미리보기 : 현대 CPU의 구조 2015 [20] file

    Author : Daeguen Lee (Any action violating either copyright laws or CCL policy of the original source is strictly prohibited) 안녕하세요 독자 여러분. 오랜만에 글다운 새 글을 들고 여러분을 찾아뵙게 되어 기쁜 글쓴이입니다. 이 글은 며칠 전 있었던 AMD의 주주총회와 거기에 뒤따라 개최된 Financial Analyst D...

    • IYD |
    • 15.05.08 |
    • 조회 수 269 |
  • L3 캐시가 게임성능에 미치는 영향 [CPU] L3 캐시가 게임성능에 미치는 영향 [4] file

    Author : Daeguen Lee (Any action violating either CCL policy or copyright laws is strictly prohibited) 그제 BEST CPU FOR GAMERS 12월호를 등록하며 드린 약속을 지키게 되었습니다. 공언했던 새 글을 기한 내에 소개하는 게 참 오랜만입니다. 우선 이 글의 기원에 관해서는 BEST CPU FOR GAMERS 12월호 마지막 문단...

    • IYD |
    • 14.12.07 |
    • 조회 수 405 |
  • 하스웰의 모든 것 : 실전편 [CPU] 하스웰의 모든 것 : 실전편 [8] file

    Author : Daeguen Lee (Any action violating either CCL policy or copyright laws is strictly prohibited) ※ 재미없음 주의 지난 글에서는 아키텍처 레벨에서 하스웰이 어떤 변화를 가져왔는지 간단히 살펴보았습니다. 인텔로서는 코어 마이크로아키텍처 이래 처음으로 백엔드 대역폭을 넓히는 모험을 감행했다는 점과 그...

    • IYD |
    • 14.11.03 |
    • 조회 수 91 |
  • 하스웰의 모든 것 : 아키텍처편 [CPU] 하스웰의 모든 것 : 아키텍처편 [10] file

    Author : Daeguen Lee (Any action violating either CCL policy or copyright laws is strictly prohibited) 오랜만에 새 글을 올립니다. 이 블로그의 시작이 된 글이기도 하고, 엄청난 손가락노동을 기꺼이 감수한 한 독자분 덕분에 국방망(군용 인트라넷) 내에까지 전파되어 여러 군인 독자들과 저를 연결해 준 글이기도 ...

    • IYD |
    • 14.10.31 |
    • 조회 수 191 |
  • [CPU] 마침내 게이머가 이겼다 : 하스웰-E를 생각하며

    Author : Daeguen Lee (Any action violating either copyright laws or CCL policy of the original source is strictly prohibited) 오늘 새벽 공식 출시된 하스웰-E의 각 라인업을 전세대 카운터파트인 아이비브릿지-E와 SKU 대 SKU로 비교했을 때, 인텔 코어 i7 (이하 모델넘버 앞 "인텔 코어 i7" 부분 통째로 생략. 이 ...

    • IYD |
    • 14.08.30 |
    • 조회 수 70 |
  • A short essay on "Kaveri" [CPU] A short essay on "Kaveri" [13] file

    Author : Daeguen Lee (Any action violating either copyright laws or CCL policy of the original source is strictly prohibited) 사실 "Future is fusion" 이라는 AMD의 슬로건에서부터 예견되었던 것이기도 하지만 CPU+GPU 이종교배의 진정한 힘은 다이사이즈 축소를 통한 원가절감 따위를 훨씬 상회하는 것이리라. Ma...

    • IYD |
    • 13.11.27 |
    • 조회 수 52 |
  • [CPU] 잊혀진 아키텍처들 (예고편) [22] secret

    비밀글입니다.

    • IYD |
    • 11.10.17 |
    • 조회 수 5 |
  • 파이프라이닝의 이해 [CPU] 파이프라이닝의 이해 [22] file

    Author : Daeguen Lee (Any action violating either copyright laws or CCL policy of the original source is strictly prohibited) (그림 출처: 위키피디아)명령어가 수행되는 과정을 아래와 같다고 칩시다.인출 - 디코드 - 실행 - 쓰기(완료)이 네가지 과정은 각각 해당 과정의 기능에 맞는 하드웨어에 의해 수행되고이...

    • IYD |
    • 11.03.02 |
    • 조회 수 332 |
  • 멀티스레딩 기술의 이해 [CPU] 멀티스레딩 기술의 이해 [53] file

    Author : Daeguen Lee (Any action violating either copyright laws or CCL policy of the original source is strictly prohibited) 오늘은 현대 CPU의 성능향상 기법 중 하나인 SMT에 대해 간단히 알아 보겠습니다.SMT는 Simutaneous Multi-threading의 약자로, 동시에 여러 스레드를 처리하는 기법을 통칭합니다.CPU의 ...

    • IYD |
    • 11.02.05 |
    • 조회 수 330 |
  • 현대 CPU의 구조 : 프론트엔드 편 [CPU] 현대 CPU의 구조 : 프론트엔드 편 [36] file

    Author : Daeguen Lee (Any action violating either copyright laws or CCL policy of the original source is strictly prohibited) Tweet 얼마 전 백엔드 구조를 중심으로 현대의 CPU에 대해 알아 보았습니다.(현대 CPU의 구조 강좌 <백엔드 편> ☞ 여기)이번 강좌에서는 그때 설명하지 않고 남겨둔 프론트엔드에 대해 간...

    • IYD |
    • 11.01.22 |
    • 조회 수 338 |
  • 현대 CPU의 구조 : 백엔드 편 [CPU] 현대 CPU의 구조 : 백엔드 편 [56] file

    Author : Daeguen Lee (Any action violating either copyright laws or CCL policy of the original source is strictly prohibited) Tweet 오늘날 컴퓨터는 다양한 형태와 기능을 갖추고 인간의 생활을 도와주고 있습니다.재미있는 점은 컴퓨터들이 쓰이는 용도나 형태가 천차만별임에도 그 기본 원리는 거의 같다는 점입...

    • IYD |
    • 11.01.22 |
    • 조회 수 496 |
  • 오버클럭의 공학적 배경 [CPU] 오버클럭의 공학적 배경 [26] file

    Author : Daeguen Lee (Any action violating either copyright laws or CCL policy of the original source is strictly prohibited) Tweet 흔히, "오버클럭을 하면 소비전력이 늘어나기 때문에 전압을 더 줘야 한다" 고 생각합니다.하지만 과연 이게 맞는 명제일까요?만약 위의 명제가 참이라면 오버클럭시 CPU의 요구전압...

    • IYD |
    • 11.01.14 |
    • 조회 수 159 |
  • 현대 CPU의 구조 : 메모리 계층 구조와 성능 [CPU] 현대 CPU의 구조 : 메모리 계층 구조와 성능 [9] file

    Author : Daeguen Lee (Any action violating either copyright laws or CCL policy of the original source is strictly prohibited) 1. Introduction앞서 작성했던 두 '현대 CPU의 구조' 강좌의 속편입니다. 무려 7개월 만의^^;- 현대 CPU의 구조 -백엔드 편-: http://iyd.kr/57- 현대 CPU의 구조 -프론트엔드 편-: http:/...

    • IYD |
    • 10.11.24 |
    • 조회 수 355 |
  • [CPU] Tightening tRFC : DRAM Refresh Cycle secret

    비밀글입니다.

    • IYD |
    • 10.10.27 |
    • 조회 수 1 |
  • [CPU] Memory Overclocking via D.O.C.P. [7] secret

    비밀글입니다.

    • IYD |
    • 10.09.09 |
    • 조회 수 3 |