기타 칼럼

리뷰(게임, 하드웨어, 칼럼, 영상리뷰) 게시판은
닥터몰라 운영진이 작성한 게시글을 보는 게시판으로 회원들의 작성은 금지되어 있습니다.
(단, 좋은 글이 있으면 글 작성자의 허락과 운영자의 회의를 통하여 리뷰게시판으로 이동 됩니다.)

[CPU] 멀티스레딩 기술의 이해

IYD | 조회 378 | 추천 2 | 2011.02.05. 14:17 http://drmola.com/etc_column/29869

Author : Daeguen Lee

(Any action violating either copyright laws or CCL policy of the original source is strictly prohibited)

 

 

오늘은 현대 CPU의 성능향상 기법 중 하나인 SMT에 대해 간단히 알아 보겠습니다.
SMT는 Simutaneous Multi-threading의 약자로, 동시에 여러 스레드를 처리하는 기법을 통칭합니다.

CPU의 성능을 올릴 때엔 '병렬성'(parallelism)이란 것을 추구하는 경우가 일반적인데
병렬성은 다시 명령어 수준(instruction level) 병렬성과 스레드 수준(thread level) 병렬성으로 나뉩니다.
전자의 경우 프로세서 내부의 각 명령어 처리장치를 늘림으로써 간단히 구현할 수 있고,
후자는 조금 더 복잡한데 보통 프로세서의 갯수 자체를 늘림으로써 구현할 수 있습니다.
그런데 물리적인 프로세서의 갯수를 늘리지 않고 단지 여러 스레드를 동시에 집어 넣기만 함으로써도
하나의 CPU 코어에서 여러 스레드를 병렬로 처리할 수 있기도 한데, 이를 SMT라고 합니다.

SMT 기술 중 가장 잘 알려진 것은 인텔의 하이퍼스레딩입니다.
하이퍼스레딩의 핵심은 CPU에 추가적인 트랜지스터를 투입하지 않고 스레드 수준 병렬성을 확보하는 것인데
즉 CPU가 처리하는 스레드가 늘어남에도 불구하고 추가적인 연산장치를 구현하지 않은 것이 특징입니다.
기존의 CPU 설계에 아주 사소한 수정만을 가해 최대 두 배의 성능향상을 꾀한다는 컨셉은 굉장히 매력적인데,
실제로 이 기술의 효용은 두배는커녕 1.5배에도 미치지 못할 때가 많습니다.


이 포스팅에서는 현행 하이퍼스레딩의 작동 원리와 그 효율이 그리 좋지 않은 이유 & 좋아지기 위한 조건,
그리고 하이퍼스레딩 외에도 현존하는 다른 SMT 기법에 대해 간단히 알아보도록 하겠습니다.

목차는 아래와 같습니다. (바로 보시려면 챕터 이름을 복사한 뒤 Ctrl+F로 검색해 주세요)

Chapter 1: 1 Core / 1 Thread 모델
Chapter 2: 2 Cores / 2 Threads 모델
Chapter 3: 1 Wide Core / 1 Thread 모델
Chapter 4: 1 Core / 2 Threads 모델 (인텔 하이퍼스레딩)
Chapter 5: 1 '2-Core-like' Module / 2 Threads 모델 (AMD 클러스터 멀티스레딩)
Chapter 6: 모델 비교 및 분석


Chapter 1: 1 Core / 1 Thread 모델

우선 보통의 1코어/1스레드 구조를 상상해 봅시다.



▲ 회색 상자가 CPU를 나타냅니다.
이 가상의 CPU는 네 개의 연산 유닛을 갖고 있고 각각 A, B, C, D라 이름붙여져 있습니다.
현실에서는 CPU의 연산 유닛은 굉장히 다양한 종류를 갖는데, 간단히 열거하자면

- 정수 스칼라 유닛 (ALU)
- 부동소수점 스칼라 유닛 (FPU)
- 정수 벡터 유닛 (MMX)
- 부동소수점 벡터 유닛 (SSE, AVX)

등으로 나뉩니다. 첨언하자면, 그림의 A, B, C, D유닛의 기능이 위에 열거한 대로 매치되는 건 아닙니다.
아무튼... 그림을 설명하자면 이 가상의 CPU에 두 개의 서로 다른 스레드가 투되는데
각각의 스레드는 프로세서 내부의 연산 유닛을 서로 다른 비율로 점유하고 있습니다.
일반적인 1코어/1스레드 CPU에서 한 스레드가 완전히 끝나기 전에는 다른 스레드를 처리할 수 없으므로
전체 처리시간은 각 스레드의 처리시간을 산술적으로 더한 값과 같습니다.

스레드 1의 경우, 연산유닛 B에서 가장 많은 시간을 잡아먹혀 총 3 사이클이 걸리고
스레드 2의 경우는 연산유닛 C에서 가장 많은 시간을 할애해 총 4 사이클만에 작업이 완료되었습니다.
즉 이 경우, 이 CPU가 스레드 1과 2를 모두 완료하는 데 걸린 시간은 7 사이클입니다.
총 4개의 유닛이 7 사이클동안 (4 x 7 = 28) 16개의 명령어를 처리했으니 가용률은 16/28 = 57%가 됩니다.

위 그림에서 나타낸 스레드는 비교적 일반적인 상황을 가정한 것인데
만약 두 스레드가 극단적으로 하나의 자원(연산유닛)에서 경합하는 경우라면 어떻게 될까요?


▲ 위 그림은 스레드 1 / 2 모두 연산유닛 B에 극단적으로 매달리고 있는 상황입니다.
이 경우 두 스레드가 처리되는 동안 다른 유닛은 그저 놀고만 있고, B만 엄청나게 구르고 있죠.
이 경우의 가용률은 매우 나빠집니다. (25%)

반대로, 두 스레드의 자원이 서로 배타적이어서 스레드 간의 경합이 없는 경우를 보겠습니다.


▲ 이 때에는 두 스레드가 경합하는 자원은 없지만
어차피 한 스레드가 완료되기 전에는 다음 스레드를 처리할 수 없으니 총 8 사이클이 걸렸습니다.
이 때의 가용률은 50% 되겠습니다.
이러한 경우라면, 한번에 두 스레드를 처리하는 것이 큰 도움이 되겠죠?

일단 지금까지 살펴본 1코어/1스레드 CPU의 경우 일반적인 작업/경합 작업/배타적 작업에 걸린 총 시간은
일반적인 작업 7 사이클 + 경합 작업 16 사이클 + 배타적 작업 8사이클 = 총 31 사이클입니다.
또한 총 가용률은 (16 + 16 + 16) / (4 x 31) = 39%가 됩니다.
이제 각기 다른 CPU 모델을 통해 이 작업시간 & 가용률이 어떻게 변화하는지 살펴봅시다.
앞으로 등장할 모델마다 위에서 살펴봤던, 아래의 세 가지 예제를 기준으로 살펴보도록 하겠습니다.

- 일상적인 작업 (각 연산유닛을 랜덤하게 사용하는 스레드)
- 특정 연산유닛에서 극단적으로 경합하는 스레드
- 사용하는 연산유닛이 서로 겹치지 않는, 배타적인 스레드


Chapter 2: 2 Cores / 2 Threads 모델

가장 간단한 멀티스레딩 기법은 CPU 갯수(코어 갯수) 자체를 늘리는 것입니다.
개별 CPU 코어의 처리방식엔 변화가 없다고 가정하고 단순히 갯수만 늘려 두 스레드를 동시에 처리해 봅시다.
'일상적인 작업'의 예제부터 보시겠습니다.


▲ 두 스레드를 처리하는 데 (처리시간이 오래 걸린 쪽에 맞춰) 총 4 사이클이 걸렸습니다.
이때의 가용률은 16 / (8 연산유닛 x 4사이클) = 50%입니다.
연산시간은 단축되었지만 가용률은 오히려 1코어/1스레드 CPU일 때보다 떨어졌습니다.
즉 자원이 남아돈다는 얘기이고, 자원(연산유닛)의 배분이 그만큼 효율적이지 못하다는 얘기도 됩니다.

이번엔 두 스레드가 극단적으로 같은 자원을 두고 경쟁하는 경우입니다.


▲ 이번에도 역시 가용률은 나아진 게 없고, 작업 시간은 두 스레드를 동시에 처리해 1/2로 단축되었습니다.

이번에는 반대로 두 스레드가 전혀 경합하지 않는 경우입니다.


▲ 이 경우도 역시 가용률은 나아지 않았고, 작업 시간만 1/2로 단축되었습니다.

위에서 살펴본 세 작업에 걸린 총 소요시간은 4 + 8 + 4 = 16 사이클로, 1코어/1스레드 모델의 1/2 수준입니다.
즉 연산유닛을 두 배로 늘린 효율이 거의 산출량에 비례해 나온 셈이니 괜찮은 전략이었다고 볼 수 있지만
가용률을 기준으로 보면 (16 + 16 + 16) / (8 연산유닛 x 16 사이클) = 37.5%로 오히려 떨어졌습니다.
즉 코어 갯수가 두 배 늘었지만 이 늘어난 자원이 더 비효율적으로 쓰이고 있다는 것이죠.
사실 이것은 프로세서의 소비전력 (쓸데없이 작동되는 유닛의 비율) 과 제조단가 (면적 = 연산유닛 갯수) 에 직결되기 때문에 가벼이 넘길 수 없는 문제이기도 합니다.


Chapter 3: 1 Wide Core / 1 Thread 모델

CPU 제조사의 입장에선 성능과 소비전력, 제조단가의 삼중점을 찾기 위해 끊임없이 머리를 굴려 왔는데

성능(작업시간)과 효율(가용률) 사이에서 절충점을 찾기 위해 최근까지 가장 널리 사용된 방법은
"자주 사용되는 유닛을 늘리는 것" 이었습니다.
우리가 가정한 예제에선 연산유닛 B와 C가 자주 쓰이고 있으므로 B / C를 각각 두개씩으로 늘려 보겠습니다.

"일상적인 작업" 예제부터 보시죠.


▲ 작업시간은 4 사이클로 위에서 살펴본 2코어 모델과 동등한 수준이고,
코어 자체를 둘로 늘리는 것보다 자주 쓰이는 연산유닛만 추가한 것이 가용률이 더 좋아졌습니다.
6개의 연산유닛을 4사이클동안 가동해 (6 x 4 = 24) 16개의 명령어를 처리했으니 67%가 됩니다.
그렇다면 특정 연산유닛에서 각 스레드가 경합하는 상황은 어떨까요?


▲ 여전히, 각 스레드별 가용률이 좋은 편은 아닙니다만 어쨌든 33%로 앞의 두 모델보다 늘었습니다.
특히 "일반적인 작업" 예제와 이 예제의 경우 작업 시간은 2코어 모델과 동등한 수준입니다.
(실제로는 코어 자원의 50%만 늘렸을 뿐인데 2코어와 같은 성능을 낸다는 뜻입니다)

마지막으로 서로 배타적인 스레드의 경우를 보시겠습니다.


▲ 사실 1코어가 1스레드를 처리하는 구조 하에서는 '서로 배타적인 스레드'가 주는 잇점이 전혀 없습니다.
여기에서도 단지 각 스레드마다 처리되는 시간의 산술적인 합이 전체 작업 시간이 되고 있습니다.

1개의 "넓은"코어 모델의 총 작업시간은 4 + 8 + 8 = 20 사이클로 앞의 두 모델의 중간 수준입니다.
반면 가용률은 매우 좋아졌는데, 48 / 120 = 40%에 이르렀습니다.
이렇듯 투입한 자원 대비 성능향상 & 가용률 향상폭이 크기 때문에 CPU 제조사들에게 채택되었던 것이죠.
그렇다면, 인텔의 하이퍼스레딩은 어떻게 등장하게 된 것일까요?


Chapter 4: 1 Core / 2 Threads 모델
(인텔 하이퍼스레딩)

위의 세 모델을 살펴보면서 공통적으로 불필요한 가용률 저하가 일어났던 곳은 '배타적인 스레드'였습니다.

각 스레드가 프로세서 상에서 중첩되지 않는 자원만을 사용하고 있음에도 불구하고
한 번에 한 스레드씩만 처리할 수 있어 불필요하게 노는 자원을 만들어냈던 것이죠.
하이퍼스레딩 기술은, 별도의 자원(연산유닛) 추가 없이도 이런 유휴자원을 남김없이 사용함으로써
추가 생산성을 만들어내는 것이 목적입니다.



▲ 일상적인 작업의 예제입니다.
두 스레드가 동시에 프로세서에 들어가 처리되고 있는데, 작업에 소요된 시간은 6사이클로
기존의 1코어/1스레드 모델보다 약 14% 가량 향상된 성능을 보여주고 있습니다.
또한 가용률도 그만큼 증가해 67%가 되었죠.

하지만 두 스레드가 한 연산유닛을 두고 경합하는 경우엔 1코어/1스레드에 비해 성능향상이 전혀 없습니다.


▲ 보시다시피 16사이클이 소요되어, 1코어/1스레드 모델과 똑같은 속도 & 가용률을 보여줍니다.
이러한 예는 특히 게임 등 한정된 연산을 많은 데이터에 대해 단순 반복하는 케이스에서 찾아볼 수 있는데
이 점이 바로 하이퍼스레딩이 게임 성능 향상에 큰 영향을 주지 못하는 원인입니다.

반면에 두 스레드가 완벽히 배타적인 세 번째 경우라면 이야기가 전혀 달라집니다.


▲ !!!!!
프로세서의 모든 자원이 남김없이 사용되고 있습니다. 즉 가용률이 100%가 되었단 뜻이죠.
이렇듯 각 스레드가 프로세서의 자원을 두고 경합하지 않을 때 하이퍼스레딩의 진가가 발휘됩니다.
사실 연산유닛이 확충되지 않았음에도 하이퍼스레딩이 어느 정도 성능향상을 보여주는 것은
일상 생활에서 사용하는 스레드는 모두 서로 배타적이진 않지만, 전적으로 경합하지만도 않기 때문입니다.
인텔의 CPU 설계자들의 의도했던 핵심이 바로 여기 있는 것이죠.

전체적으로, 1코어/2스레드 모델의 총 작업 시간은 6 + 16 + 4 = 26 사이클입니다.
1코어/1스레드 모델(31사이클)보다는 조금 좋고 2코어 모델(16사이클)보다는 많이 뒤떨어집니다.
반면에 가용률은 46%로 크게 향상되어 그동안보다 각 연산유닛이 더 효율적으로 일하게 되었습니다.
이렇듯 매우 적은 추가 자원만으로 약간의 성능향상과 큰 효율향상을 꾀하는 게 하이퍼스레딩의 취지입니다.

그런데, AMD의 차기 CPU 아키텍처인 Bulldozer에서는 조금 다른 SMT 패러다임을 선보이게 됩니다.


Chapter 5: 1 '2-Core-like' Module / 2 Threads 모델
(AMD 클러스터 멀티스레딩)

AMD의 차기 CPU 아키텍처인 Bulldozer에서는 클러스터 멀티스레딩(CMT)이란 SMT 기법이 도입됩니다.
어찌 보면 앞에서 살펴본 "넓은 코어" 모델과 하이퍼스레딩의 혼합형이라고도 할 수 있는 이 모델은

기본적으로 1코어/2스레드 모델에 뿌리를 두고, 자주 쓰이는 유닛을 2코어처럼 분화시키는 것이 핵심입니다.
공유되는 유닛과 분화된 '자주 쓰이는 유닛'이 입력되는 스레드에 대응해 '클러스터'라는 처리 단위를 이루죠.
(즉 이 두 개의 클러스터가 융합된 구조를 불도저 아키텍처에서는 '불도저 모듈'이라고 합니다)

불도저 모듈의 백엔드 구조는 자칫 '부동소수점 유닛을 공유하는 두 개의 코어'처럼 받아들여질 여지가 있는데
마케팅적인 수사를 뒤로 하고, 실제오히려 '백엔드가 확장된 1개의 코어'라고 보는 것이 타당합니다.
샴쌍둥이가 다리를 공유하고 상반신이 나뉘어 있다면 어떻게든 두 사람이라고 간주할 수 있겠지만
머리와 다리가 하나이고, 팔만 네 개인 경우라면 두 사람이라기보단 팔이 더 달린 한 사람이라고 봐야겠죠?

CPU를 구성하는 부분을 명령어를 인출/해독하는 프론트엔드와 해독된 명령어를 처리하는 백엔드로 나누는데
1개의 불도저 모듈의 경우 AMD 측에서는 이를 2코어라고 홍보하고 있지만 프론트엔드는 아예 하나밖에 없는 데다가 백엔드 부분에서도 부동소수점 유닛을 공유하고, 오직 정수 유닛만 분화되어 있기 때문입니다.
이 구조가 실제 스레드를 처리할 때 어떻게 동작하는지 간단히 알아보겠습니다.



▲ 편의상 "많이 쓰이는 유닛"인 B, C 유닛을 불도저 모듈에서 스레별로 분화한 유닛으로 가정했습니다.
분화된 B, C 유닛은 사실상 각각 독립된 코어처럼 작동하고 (즉 2코어 모델과 동일한 효율)
분화되지 않은 A, D 유닛은 대신 1코어/2스레드 모델에서처럼 유휴 자원을 최소화하는 방향으로 작동합니다.
그 결과 작동 속도는 4 사이클로 매우 높아졌고, 가용률도 67%로 매우 높은 편입니다.

그렇다면 각 스레드가 사용하는 자원이 중첩되는 경우는 어떨까요?


스레드별로 분화되어 있는 연산유닛 B가 2코어 모델에서와 동일하게 작동하는 것을 보실 수 있습니다.
가용률은 6개의 연산 유닛이 8 사이클동안 작동해 (6 x 8 = 48) 16개의 명령어를 처리해 33%가 됩니다.

마지막으로 두 스레드가 서로 배타적으로 연산유닛을 점유하는 경우를 보겠습니다.


▲ 이 경우는 2코어와 1코어/2스레드 모델의 중간쯤 되는 가용률을 보여주고 있습니다.
(2코어 모델 50%, 1코어/2스레드 모델 100%, 지금 모델은 67%)


작업 예제에 걸린 총 소요시간은 4 + 8 + 4 = 16 사이클로 2코어 모델과 동일한 수준이고
총 가용률은 50%로 지금까지 살펴본 모델 중 최고치를 기록하고 있습니다.
즉 성능/가용률 양쪽에서 2코어 모델과 1코어/2스레드 모델의 장점이 나타나고 있는 것입니다.


Chapter 6: 모델 비교 및 분석

지금까지 살펴본 다섯가지 모델의 스레드 성질별 성능을 그래프로 나타내 보았습니다.



▲ 하나의 연산유닛을 두고 서로 경합하는 스레드(위 그래프에서 Exhaustive Thread 항목)의 경우 실제로 그 연산유닛이 늘어나지 않는 한 성능향상이 없습니다.
하지만, 그다지 경합하지 않는 스레드(위 그래프에서 Exclusive Thread 항목)를 처리할 때엔 가용률을 높일 수 있는 SMT 기술이 적용된 경우가 단연 뛰어난 성능을 보입니다.

각 모델별, 스레드 성질별 연산유닛의 가용률은 아래와 같습니다.


▲ 가용률은 SMT 기술이 적용된 경우에 더 좋단 것이 다시 한번 확인되고 있습니다.
좀 더 보기 편하게, 위의 두 그래프에서 살펴본 각 스레드 항목을 한데 모아 평균성능 및 가용률을 알아봅시다.



▲ 각 모델의 강점과 약점이 명확히 드러나는 부분입니다.
연산유닛 추가 없이 SMT 기술만 적용한 경우(네번째 모델)는 성능 향상은 크지 않지만 가용률이 높은 편이고
연산유닛을 실질적으로 2배로 늘린 2코어 모델(두번째 모델)의 경우 성능 향상은 크지만 가용률이 낮습니다.
이 둘을 절충한 불도저식 모델(다섯번째 모델)은 성능/가용률 모두 가장 뛰어난 모습을 보이고 있습니다.

한편, 연산유닛의 갯수는 트랜지스터 갯수에 비례하고 이는 곧 CPU 다이의 면적과 비례한다고 볼 수 있습니다.
다이의 면적이 CPU의 생산 단가를 결정한다고 보면 가격 vs. 성능의 그래프는 아래와 같습니다.


▲ 단순히 성능만을 알아 봤던 그래프와는 다른 양상을 보입니다.

제조사의 입장에서는 CPU의 절대 성능만큼이나 그 CPU를 생산하는데 드는 단가를 중요히 고려해야 하는데
하이퍼스레딩(네번째 모델)을 도입한 경우 생산단가는 그대로 두면서 20% 정도의 성능향상을 기대할 수 있죠.
또한 다섯번째 모델인 CMT는 전세대와 동일한 트랜지스터 수로 40%에 가까운 성능향상을 기대할 수 있기에
전세대 대비 1.5배 정도만 트랜지스터를 집적하더라도 두 배 이상의 성능을 이끌어낼 수 있게 됩니다.


지금까지 간단히 현존하는 SMT 기술의 특징과 그 한계에 대해 알아 보았습니다.
다음 강좌에선 구체적으로 어떤 자원을 통해 SMT가 구현되는지 알아보도록 하겠습니다. ^^

 

//

 

아래 위젯은 일종의 크라우드펀딩 플랫폼인 티스토리 '밀어주기' 서비스 위젯입니다. 100원부터 3000원까지의 범위 내에서 소액기부가 가능하며, 이런 형태의 펀딩이 성공적일 경우 '이해관계자로부터 독립된 벤치마크' 의 지속 가능한 원동력이 되리라 생각합니다. 물론 후원 없이 제 글을 읽어 주시는 것만으로도 저는 독자 여러분께 감사합니다 :)

 

 

 

IYD's Signature

적용중인 트로피가 없습니다.

DR.MOLA

레벨 Lv. 2 (31%)
포인트 501 p
출석 11 일 (개근 0 일)

IYD'님의

  1. bulldozer_2_compete.jpg (File Size:37.9KB/Download:0)
  2. 1w1t_2_compete.jpg (File Size:26.6KB/Download:0)
  3. chart_avg_perf.jpg (File Size:28.2KB/Download:1)
  4. 1c2t_3_exclusive.jpg (File Size:27.1KB/Download:1)
  5. 2c2t_3_exclusive.jpg (File Size:24.4KB/Download:0)
  6. 1c1t_2_compete.jpg (File Size:25.7KB/Download:2)
  7. chart_cost_perf.jpg (File Size:36.8KB/Download:0)
  8. chart_avg_rcr.jpg (File Size:32.5KB/Download:0)
  9. 1c1t_1_ordinary.jpg (File Size:24.4KB/Download:0)
  10. 2c2t_2_compete.jpg (File Size:25.1KB/Download:1)
  11. chart_performance.jpg (File Size:45.5KB/Download:0)
  12. bulldozer_3_exclusive.jpg (File Size:36.1KB/Download:0)
  13. 1w1t_3_exclusive.jpg (File Size:26.7KB/Download:1)
  14. bulldozer_1_ordinary.jpg (File Size:42.3KB/Download:0)
  15. chart_rcr.jpg (File Size:43.1KB/Download:0)
  16. 2c2t_1_ordinary.jpg (File Size:24.1KB/Download:0)
  17. 1w1t_1_ordinary.jpg (File Size:25.6KB/Download:0)
  18. 1c1t_3_exclusive.jpg (File Size:24.2KB/Download:0)
  19. 1c2t_2_compete.jpg (File Size:29.5KB/Download:0)
  20. 1c2t_1_ordinary.jpg (File Size:27.5KB/Download:1)
facebook twitter google plus pinterest kakao story band
Profile image 비필 2016.07.21 18:13
cpu 사용율은 i3 와 i5모델이 비슷하게 나와도 실제 사용해보면 다른게 체감이 옵니다. cpu사용률이 50%~60%여도 컴퓨터가 심하게 렉이 걸리는경우가 있어요.하이퍼스레딩 기능있는 cpu에서는 실제 가용률하고 작업관리자에 나오는 cpu사용률이 다른것 같네요.
수정 삭제
Profile image 최건 2016.06.30 19:00
이건 댓글을 안남길수가 없는 글입니다 공부하는 학생입장에선 정말 정말 좋은 자료입니다
수정 삭제
Profile image 수치해석 2016.06.30 21:42
SMT(HT)는 수치해석 여러 라이브러리에서 성능을 깎아 먹습니다. IBM 4* SMT나 인텔 2* HT 둘 다 수치해석 (슈퍼컴 포함) 에선 꺼 놓는 경우가 많습니다. LinX를 HT 끄고 켜면서 돌려 보세요.
수정 삭제
  • 가격인하로 재조명된 레이븐 릿지 : 기업용 PC, 지금은 맞고 그때는 틀리다 [CPU] 가격인하로 재조명된 레이븐 릿지 : 기업용 PC, 지금은 맞고 그때는 틀리다 [4] file

    Zen 아키텍처가 등장한지 11개월만인 지난 2월, AMD는 드디어 APU 시장에 라이젠 브랜드를 투입하기 시작합니다. Zen과 Vega가 결합된 레이븐 릿지가 바로 그것이었습니다. 뛰어난 CPU / GPU 성능 밸런스와 가성비로 주목받으며 닥터몰라의 리뷰(링크)에서도 '드디어 AMD가 진검승부를 시작했다' 고 총평했었는데요. 그랬던 ...

  • 틱틱, 톡, 틱틱틱, 톡 : 느려지는 인텔 시계, 구원투수로 투입되는 커피레이크 [CPU] 틱틱, 톡, 틱틱틱, 톡 : 느려지는 인텔 시계, 구원투수로 투입되는 커피레이크 [7] file

    빅 뉴스. 인텔의 2016-2018년 모바일 CPU 로드맵이 유출되었다. 그동안 베일에 싸여 있던 10nm 캐논레이크Cannonlake의 존재가 공식화된 한편 캐논레이크의 수율이 안정화될 때까지 임시로 투입할, 케이비레이크Kaby Lake의 2차 최적화 버전격인 커피레이크Coffee Lake의 존재가 새롭게 드러났다. 커피레이크는 케이비레이크...

    • Dr.Lee |
    • 16.09.26 |
    • 조회 수 2378 |
  • i7 6950X의 가격 정책에 관한 소고 [CPU] i7 6950X의 가격 정책에 관한 소고 [4] file

    Author : Daeguen Lee (Any action violating either copyright laws or CCL policy of the original source is strictly prohibited) 지난주 공개된 인텔의 새 익스트림 에디션, 코어 i7 6950X는 여러 면에서 그동안의 궤를 벗어나 있는 제품이다. 코어 갯수가 늘었다거나 그에 따라 '전례없는' 성능을 가졌단 얘긴 결코 아...

    • IYD |
    • 16.06.07 |
    • 조회 수 404 |
  • 인사이드 메모리 : 램타이밍, 클럭, DDR 규격별 분석 [CPU] 인사이드 메모리 : 램타이밍, 클럭, DDR 규격별 분석 [15] file

    Author : Daeguen Lee (Any action violating either copyright laws or CCL policy of the original source is strictly prohibited) (image source : Micron Crucial) 오늘날 컴퓨터 하드웨어의 발전속도가 정체되었음을 시사하는 지표는 한두 가지가 아닙니다. 익숙한 인텔 CPU는 벌써 몇 세대째 한자릿수의 성능향상률을...

    • IYD |
    • 15.10.06 |
    • 조회 수 2678 |
  • 제온의 모든 것 : (1) 이론편 [CPU] 제온의 모든 것 : (1) 이론편 [16] file

    Author : Daeguen Lee (Any action violating either copyright laws or CCL policy of the original source is strictly prohibited) 1. A Brief History of Xeon 안녕하세요 독자 여러분. 오늘은 벌써 반년 전 약속한 + 예고편을 올린지도 벌써 한달이 되어가는 제온 리뷰를 보여드릴 차례입니다. 오랜 기다림 끝에 내놓은...

    • IYD |
    • 15.06.01 |
    • 조회 수 201 |
  • AMD Zen 미리보기 : 현대 CPU의 구조 2015 [CPU] AMD Zen 미리보기 : 현대 CPU의 구조 2015 [20] file

    Author : Daeguen Lee (Any action violating either copyright laws or CCL policy of the original source is strictly prohibited) 안녕하세요 독자 여러분. 오랜만에 글다운 새 글을 들고 여러분을 찾아뵙게 되어 기쁜 글쓴이입니다. 이 글은 며칠 전 있었던 AMD의 주주총회와 거기에 뒤따라 개최된 Financial Analyst D...

    • IYD |
    • 15.05.08 |
    • 조회 수 318 |
  • L3 캐시가 게임성능에 미치는 영향 [CPU] L3 캐시가 게임성능에 미치는 영향 [4] file

    Author : Daeguen Lee (Any action violating either CCL policy or copyright laws is strictly prohibited) 그제 BEST CPU FOR GAMERS 12월호를 등록하며 드린 약속을 지키게 되었습니다. 공언했던 새 글을 기한 내에 소개하는 게 참 오랜만입니다. 우선 이 글의 기원에 관해서는 BEST CPU FOR GAMERS 12월호 마지막 문단...

    • IYD |
    • 14.12.07 |
    • 조회 수 452 |
  • 하스웰의 모든 것 : 실전편 [CPU] 하스웰의 모든 것 : 실전편 [8] file

    Author : Daeguen Lee (Any action violating either CCL policy or copyright laws is strictly prohibited) ※ 재미없음 주의 지난 글에서는 아키텍처 레벨에서 하스웰이 어떤 변화를 가져왔는지 간단히 살펴보았습니다. 인텔로서는 코어 마이크로아키텍처 이래 처음으로 백엔드 대역폭을 넓히는 모험을 감행했다는 점과 그...

    • IYD |
    • 14.11.03 |
    • 조회 수 125 |
  • 하스웰의 모든 것 : 아키텍처편 [CPU] 하스웰의 모든 것 : 아키텍처편 [10] file

    Author : Daeguen Lee (Any action violating either CCL policy or copyright laws is strictly prohibited) 오랜만에 새 글을 올립니다. 이 블로그의 시작이 된 글이기도 하고, 엄청난 손가락노동을 기꺼이 감수한 한 독자분 덕분에 국방망(군용 인트라넷) 내에까지 전파되어 여러 군인 독자들과 저를 연결해 준 글이기도 ...

    • IYD |
    • 14.10.31 |
    • 조회 수 223 |
  • [CPU] 마침내 게이머가 이겼다 : 하스웰-E를 생각하며

    Author : Daeguen Lee (Any action violating either copyright laws or CCL policy of the original source is strictly prohibited) 오늘 새벽 공식 출시된 하스웰-E의 각 라인업을 전세대 카운터파트인 아이비브릿지-E와 SKU 대 SKU로 비교했을 때, 인텔 코어 i7 (이하 모델넘버 앞 "인텔 코어 i7" 부분 통째로 생략. 이 ...

    • IYD |
    • 14.08.30 |
    • 조회 수 87 |
  • A short essay on "Kaveri" [CPU] A short essay on "Kaveri" [13] file

    Author : Daeguen Lee (Any action violating either copyright laws or CCL policy of the original source is strictly prohibited) 사실 "Future is fusion" 이라는 AMD의 슬로건에서부터 예견되었던 것이기도 하지만 CPU+GPU 이종교배의 진정한 힘은 다이사이즈 축소를 통한 원가절감 따위를 훨씬 상회하는 것이리라. Ma...

    • IYD |
    • 13.11.27 |
    • 조회 수 72 |
  • [CPU] 잊혀진 아키텍처들 (예고편) [22] secret

    비밀글입니다.

    • IYD |
    • 11.10.17 |
    • 조회 수 8 |
  • 파이프라이닝의 이해 [CPU] 파이프라이닝의 이해 [22] file

    Author : Daeguen Lee (Any action violating either copyright laws or CCL policy of the original source is strictly prohibited) (그림 출처: 위키피디아)명령어가 수행되는 과정을 아래와 같다고 칩시다.인출 - 디코드 - 실행 - 쓰기(완료)이 네가지 과정은 각각 해당 과정의 기능에 맞는 하드웨어에 의해 수행되고이...

    • IYD |
    • 11.03.02 |
    • 조회 수 420 |
  • 멀티스레딩 기술의 이해 [CPU] 멀티스레딩 기술의 이해 [53] file

    Author : Daeguen Lee (Any action violating either copyright laws or CCL policy of the original source is strictly prohibited) 오늘은 현대 CPU의 성능향상 기법 중 하나인 SMT에 대해 간단히 알아 보겠습니다.SMT는 Simutaneous Multi-threading의 약자로, 동시에 여러 스레드를 처리하는 기법을 통칭합니다.CPU의 ...

    • IYD |
    • 11.02.05 |
    • 조회 수 378 |
  • 현대 CPU의 구조 : 프론트엔드 편 [CPU] 현대 CPU의 구조 : 프론트엔드 편 [36] file

    Author : Daeguen Lee (Any action violating either copyright laws or CCL policy of the original source is strictly prohibited) Tweet 얼마 전 백엔드 구조를 중심으로 현대의 CPU에 대해 알아 보았습니다.(현대 CPU의 구조 강좌 <백엔드 편> ☞ 여기)이번 강좌에서는 그때 설명하지 않고 남겨둔 프론트엔드에 대해 간...

    • IYD |
    • 11.01.22 |
    • 조회 수 437 |
  • 현대 CPU의 구조 : 백엔드 편 [CPU] 현대 CPU의 구조 : 백엔드 편 [56] file

    Author : Daeguen Lee (Any action violating either copyright laws or CCL policy of the original source is strictly prohibited) Tweet 오늘날 컴퓨터는 다양한 형태와 기능을 갖추고 인간의 생활을 도와주고 있습니다.재미있는 점은 컴퓨터들이 쓰이는 용도나 형태가 천차만별임에도 그 기본 원리는 거의 같다는 점입...

    • IYD |
    • 11.01.22 |
    • 조회 수 642 |
  • 오버클럭의 공학적 배경 [CPU] 오버클럭의 공학적 배경 [26] file

    Author : Daeguen Lee (Any action violating either copyright laws or CCL policy of the original source is strictly prohibited) Tweet 흔히, "오버클럭을 하면 소비전력이 늘어나기 때문에 전압을 더 줘야 한다" 고 생각합니다.하지만 과연 이게 맞는 명제일까요?만약 위의 명제가 참이라면 오버클럭시 CPU의 요구전압...

    • IYD |
    • 11.01.14 |
    • 조회 수 199 |
  • 현대 CPU의 구조 : 메모리 계층 구조와 성능 [CPU] 현대 CPU의 구조 : 메모리 계층 구조와 성능 [9] file

    Author : Daeguen Lee (Any action violating either copyright laws or CCL policy of the original source is strictly prohibited) 1. Introduction앞서 작성했던 두 '현대 CPU의 구조' 강좌의 속편입니다. 무려 7개월 만의^^;- 현대 CPU의 구조 -백엔드 편-: http://iyd.kr/57- 현대 CPU의 구조 -프론트엔드 편-: http:/...

    • IYD |
    • 10.11.24 |
    • 조회 수 436 |
  • [CPU] Tightening tRFC : DRAM Refresh Cycle secret

    비밀글입니다.

    • IYD |
    • 10.10.27 |
    • 조회 수 1 |
  • [CPU] Memory Overclocking via D.O.C.P. [7] secret

    비밀글입니다.

    • IYD |
    • 10.09.09 |
    • 조회 수 3 |